導(dǎo)讀摘要：AIGC推動(dòng)智算中心對(duì)帶寬、能效和延遲提出更高要求，光互聯(lián)技術(shù)加速演進(jìn)，成為支撐AI基礎(chǔ)設(shè)施高效運(yùn)行的關(guān)鍵支柱。近日，凌云光在第十四屆“硅基光電子技術(shù)及應(yīng)用”暑期學(xué)校中發(fā)表《智算中心光互聯(lián)技術(shù)進(jìn)展》主題報(bào)告，系統(tǒng)梳理了當(dāng)前光互聯(lián)技術(shù)的發(fā)展脈絡(luò)，聚焦Scale-Out與Scale-Up架構(gòu)下的核心演進(jìn)路徑，深入解析可插拔光模塊、CPO、LPO等關(guān)鍵技術(shù)，OCS光交換應(yīng)用，以及PWB、TGV等先進(jìn)封裝工藝，為行業(yè)提供了一套面向未來的智算中心光互聯(lián)技術(shù)圖譜。

隨著人工智能生成內(nèi)容（AIGC）時(shí)代加速到來，大模型參數(shù)呈百倍級(jí)躍升，數(shù)據(jù)中心算力需求持續(xù)攀升。在這場(chǎng)技術(shù)變革中，傳統(tǒng)電互連逐漸顯現(xiàn)瓶頸，光互聯(lián)正以更高帶寬、更低功耗、更低時(shí)延的優(yōu)勢(shì)，迅速崛起為支撐智算中心高效運(yùn)行的“神經(jīng)系統(tǒng)”。近期，凌云光光纖器件與儀器事業(yè)部CTO張華博士在主題報(bào)告中，系統(tǒng)分享了智算中心光互聯(lián)架構(gòu)的演進(jìn)路徑、核心技術(shù)突破與未來發(fā)展趨勢(shì)。

AIGC的崛起，對(duì)智算中心的光互聯(lián)網(wǎng)絡(luò)提出了嚴(yán)苛的要求，可概括為“兩高兩低”：

高帶寬：大模型訓(xùn)練需要海量GPU協(xié)同工作，交換數(shù)據(jù)量巨大，網(wǎng)絡(luò)帶寬成為核心瓶頸。據(jù)報(bào)告顯示，AI大模型參數(shù)每?jī)赡陻U(kuò)展約100倍，而網(wǎng)絡(luò)互聯(lián)帶寬僅增長(zhǎng)約1.4倍，這之間存在巨大的差距。?

高可靠：大模型訓(xùn)練往往需要數(shù)千塊芯片共同分擔(dān)，并持續(xù)數(shù)周甚至更長(zhǎng)時(shí)間，任何故障都可能導(dǎo)致算力浪費(fèi)，因此網(wǎng)絡(luò)必須具備極高的可靠性。

低功耗：隨著交換機(jī)Serdes和光模塊速率及數(shù)量的增加，計(jì)算交換設(shè)備的功耗呈指數(shù)級(jí)增長(zhǎng)，其中光模塊功耗占比甚至高達(dá)設(shè)備總功耗的三分之一。

低時(shí)延：AI大模型是“大數(shù)據(jù)+大算力+強(qiáng)算法”的緊耦合場(chǎng)景。網(wǎng)絡(luò)時(shí)延過大會(huì)導(dǎo)致GPU相互等待，降低GPU利用率。動(dòng)態(tài)時(shí)延每增加10μs，GPU利用率可能下降1%至3%。??

為應(yīng)對(duì)這些挑戰(zhàn)，AI網(wǎng)絡(luò)架構(gòu)普遍采用數(shù)據(jù)并行（DP）、流水線并行（PP）與張量并行（TP）等策略。其中，TP通常用于節(jié)點(diǎn)內(nèi)通信，對(duì)帶寬需求最高；DP和PP則更側(cè)重跨節(jié)點(diǎn)互聯(lián)。同時(shí)，AI網(wǎng)絡(luò)架構(gòu)分為Scale-Up（縱向擴(kuò)展，提升單點(diǎn)算力密度）和Scale-Out（橫向擴(kuò)展，通過網(wǎng)卡實(shí)現(xiàn)超節(jié)點(diǎn)間互聯(lián)）兩種，對(duì)應(yīng)不同光互聯(lián)技術(shù)路徑。

Scale-Out網(wǎng)絡(luò)主要關(guān)注數(shù)據(jù)中心內(nèi)部以及數(shù)據(jù)中心間的互聯(lián)DCN。

隨著AI模型快速迭代，全球光模塊市場(chǎng)迎來爆發(fā)式增長(zhǎng)。2024年光模塊出貨量達(dá)2300萬只，400G與800G成為主力；預(yù)計(jì)400G將在2025年、800G在2026年達(dá)到峰值，而1.6T光模塊將從2026年起批量交付，3.2T光模塊預(yù)計(jì)2029年開始發(fā)貨。到2028年，400G及以上光模塊市場(chǎng)規(guī)模將突破180億美元。

Retimed可插拔光模塊：作為當(dāng)前主流，具備良好的擴(kuò)展性與產(chǎn)業(yè)鏈成熟度。在AI驅(qū)動(dòng)下，光模塊升級(jí)周期已從4–5年縮短至約2年。

LPO (Linear-drive Pluggable Optics)：通過移除DSP/CDR顯著降低功耗，特別適用于1.6T/3.2T速率，但對(duì)主設(shè)備SerDes性能與PCB設(shè)計(jì)提出更高要求。

LRO (Linear Receiver Optics/Half LPO)：在發(fā)射端保留DSP，接收端取消DSP，可降低約40%功耗，并兼容IEEE TP2，具備更好的互操作性。?

多芯光纖（MCF）光模塊：為簡(jiǎn)化海量光纖架構(gòu)而生，如TeraHop展示的800G/1.6T 4×2模塊，可將光纖數(shù)量減少4倍，支持更長(zhǎng)距離傳輸。

此外，OIF已啟動(dòng)“High Density Connector”項(xiàng)目，面向3.2T/6.4T/12.8T等高帶寬應(yīng)用，推動(dòng)前端可插拔與近封裝光學(xué)（NPO）發(fā)展。

CPO是一種將光芯片與交換芯片封裝在同一基板上的集成方案，旨在縮短電信號(hào)傳輸路徑、降低互連損耗，并顯著提升帶寬密度和能效。與傳統(tǒng)的可插拔光模塊相比，CPO通過更緊密的光電集成，有效緩解了數(shù)據(jù)中心中交換機(jī)與服務(wù)器之間網(wǎng)絡(luò)連接的功耗與速率瓶頸，正逐步成為智算中心Scale-Out架構(gòu)中的關(guān)鍵光互聯(lián)技術(shù)。

Nvidia CPO方案：在2025年3月的GTC大會(huì)上，Nvidia正式發(fā)布其1.6T CPO交換機(jī)方案。該方案采用外置可插拔激光器（Laser），便于更換但需使用保偏光纖傳輸；使用微環(huán)調(diào)制器（MRM）實(shí)現(xiàn)高集成度，但對(duì)溫度與制程變化較為敏感；并通過垂直耦合方式實(shí)現(xiàn)高帶寬密度封裝，但存在波長(zhǎng)相關(guān)性挑戰(zhàn)。這些設(shè)計(jì)凸顯了CPO在高性能集成方面的技術(shù)復(fù)雜性和產(chǎn)業(yè)協(xié)同要求。

CPO與可插拔模塊對(duì)比：與其他光模塊形態(tài)對(duì)比，CPO在功耗、帶寬密度和時(shí)延控制方面具備顯著優(yōu)勢(shì)，適合未來高密度布線和大規(guī)模交換部署。然而，其產(chǎn)業(yè)鏈成熟度、生態(tài)兼容性及可維護(hù)性仍有待進(jìn)一步提升。相比之下，LPO（線性驅(qū)動(dòng)可插拔光模塊）在功耗表現(xiàn)上達(dá)到當(dāng)前可插拔形態(tài)中的最佳，但面臨擴(kuò)展性受限的問題；TRO（發(fā)射端重定時(shí)模塊）則在系統(tǒng)兼容性、模塊責(zé)任界定和能效之間實(shí)現(xiàn)了更為均衡的技術(shù)權(quán)衡。

總體來看，CPO正成為AI集群和高性能網(wǎng)絡(luò)基礎(chǔ)設(shè)施的核心支撐技術(shù)之一，隨著標(biāo)準(zhǔn)化和產(chǎn)業(yè)生態(tài)的逐步完善，其應(yīng)用有望在未來加速落地。

今年OFC 2025上，單Lane 400Gbps被廣泛認(rèn)為是未來高速光互聯(lián)的重要突破方向，多家企業(yè)與研究機(jī)構(gòu)展示了相關(guān)技術(shù)的最新進(jìn)展。McGill大學(xué)聯(lián)合Hyperlight、Ciena與Keysight，采用90GHz TFLN MZM與3nm SerDes DAC，實(shí)現(xiàn)了3.2Tbps（單路420.5Gbps）在2km光纖上的傳輸。華為則展示了110GHz帶寬的InP EML器件，支持200G Baud PAM4（400Gbps）、190G Baud PAM6（475Gbps）及180G Baud PAM8（540Gbps）在30km標(biāo)準(zhǔn)單模光纖上的遠(yuǎn)距離傳輸能力。Aloe Semiconductor采用帶寬僅55GHz的硅光MZM，實(shí)現(xiàn)425Gbps雙偏振PAM4，有效降低器件帶寬要求。此外，TeraHop與Coherent也分別展示了基于TFLN調(diào)制器與差分EML的400G-PAM4方案。這些成果標(biāo)志著單通道400Gbps技術(shù)正加速邁向?qū)嵱貌渴穑蔀橄乱淮饣ヂ?lián)的重要支撐。

AI算力擴(kuò)張驅(qū)動(dòng)下，Scale-Out架構(gòu)逐漸普及。據(jù)LightCounting預(yù)測(cè)，Ethernet交換機(jī)將在2025年超過IB交換機(jī)，并在2030年占市場(chǎng)主導(dǎo)地位，光電路交換機(jī)（OCS）也展現(xiàn)出強(qiáng)勁增長(zhǎng)勢(shì)頭。?

然而，當(dāng)前Scale-Out架構(gòu)中的Spine交換機(jī)逐漸成為成為新技術(shù)應(yīng)用的性能瓶頸。一方面，Spine交換機(jī)在大規(guī)模部署中通常被提前布置，隨著速率提升，其成本和功耗迅速上升，在整個(gè)數(shù)據(jù)中心占比高達(dá)40%；另一方面，200G及以上速率的提升已難以依靠單純堆疊硬件實(shí)現(xiàn)突破，網(wǎng)絡(luò)整體能效提升正進(jìn)入平臺(tái)期。?

Google的全光交換（OCS）實(shí)踐：為應(yīng)對(duì)上述挑戰(zhàn)，業(yè)界正積極探索全光交換架構(gòu)。以Google為代表的領(lǐng)先企業(yè)已在其數(shù)據(jù)中心廣泛部署基于光電路交換（OCS）的架構(gòu)，通過引入OCS替代Spine層，并結(jié)合SDN動(dòng)態(tài)調(diào)整拓?fù)渎酚?，?shí)現(xiàn)了功耗下降40%，時(shí)延降低50%，網(wǎng)絡(luò)CAPEX降低30%，F(xiàn)abric拓?fù)渲貥?gòu)速度提升10倍以上的顯著效益。

然而，全光交換的部署仍面臨拓?fù)浜吐酚绍浖刂茝?fù)雜等挑戰(zhàn)，當(dāng)前仍以Google為代表的頭部企業(yè)在率先探索與應(yīng)用。

Scale-Up網(wǎng)絡(luò)主要關(guān)注芯片內(nèi)部和芯片間的超高速互聯(lián)。

在算力需求持續(xù)攀升的背景下，芯片內(nèi)部與芯片間的高效互聯(lián)已成為智算中心架構(gòu)升級(jí)的關(guān)鍵驅(qū)動(dòng)力。光I/O（Optical I/O，簡(jiǎn)稱OIO）正加速崛起，成為突破傳統(tǒng)電互連帶寬、距離與功耗瓶頸的重要方向。OIO通過將光芯片與GPU/XPU/CPU等計(jì)算芯片共封裝于同一基板，以光信號(hào)替代電信號(hào)，實(shí)現(xiàn)了更高的帶寬密度、更低的延遲與功耗，特別適用于支持超百卡規(guī)模的Scale-Up集群部署，可顯著提升系統(tǒng)擴(kuò)展能力與能效比。?

在實(shí)現(xiàn)路徑上，OIO技術(shù)正在沿著“可插拔+光電合封”兩條路線同步推進(jìn)。Google率先在Scale-Up架構(gòu)中引入了基于OCS與可插拔光模塊的OIO方案，逐步實(shí)現(xiàn)從400G、800G到1.6T的演進(jìn)，滿足ML場(chǎng)景對(duì)高可靠性與低延遲的連接需求。

而在更具集成度的光電合封方向，Ayar Labs推出了符合UCIe規(guī)范的光互連芯粒TeraPHY，搭配16波長(zhǎng)SuperNova光源及GF流片的微環(huán)調(diào)制器，在富士通A64FX處理器平臺(tái)上實(shí)現(xiàn)了高達(dá)8.192Tbps的雙向帶寬傳輸。Avicena則基于GaN材料開發(fā)了支持10Gb/s NRZ速率的microLED陣列，具備低功耗、低成本與高溫環(huán)境下可靠性的優(yōu)勢(shì)，尤其適用于10米以內(nèi)短距高速互聯(lián)，在Scale-Up網(wǎng)絡(luò)中展示出6.4T CPO的潛力。與此同時(shí)，TSMC通過其SiP平臺(tái)與SoIC 3D先進(jìn)封裝工藝構(gòu)建出高性能、低功耗的小尺寸光引擎COUPE，并集成熱控制器以穩(wěn)定調(diào)制器波長(zhǎng)，進(jìn)一步推動(dòng)OIO從實(shí)驗(yàn)室走向大規(guī)模落地。

除了上述光互聯(lián)技術(shù)，報(bào)告還提到了其他值得關(guān)注的先進(jìn)光技術(shù)，特別是空芯光纖和長(zhǎng)距相干傳輸：

空芯光纖（HCF）：HCF以顯著的低時(shí)延、低非線性、低損耗和寬譜特性，在超算、數(shù)據(jù)中心互聯(lián)（DCI）、海纜等對(duì)時(shí)延有高要求的應(yīng)用中展現(xiàn)出巨大潛力。由于大部分信號(hào)功率在空氣通道中傳輸，HCF損耗可達(dá)0.1dB/km，提供了比傳統(tǒng)光纖更低的時(shí)延（降低33%），這對(duì)提高光傳輸系統(tǒng)的效率意義重大。領(lǐng)先企業(yè)已發(fā)布了衰減為0.1dB/km的空芯光纖，進(jìn)一步推動(dòng)了這一技術(shù)的應(yīng)用。

長(zhǎng)距相干傳輸：針對(duì)高波特率系統(tǒng)中，激光器相位噪聲與光纖色散耦合導(dǎo)致的均衡增強(qiáng)相位噪聲（EEPN）問題，上海交大朱逸蕭團(tuán)隊(duì)和北大張帆團(tuán)隊(duì)提出了一種創(chuàng)新方案，利用色散誘導(dǎo)的走離效應(yīng)，通過殘留載波和導(dǎo)頻音分離發(fā)射機(jī)和本振的相位噪聲，從而實(shí)現(xiàn)了更為高效的大容量長(zhǎng)距相干傳輸。這項(xiàng)技術(shù)已在1.35MHz DFB激光器的基礎(chǔ)上成功實(shí)現(xiàn)了400Gb/s的傳輸，距離達(dá)到了6720公里的標(biāo)準(zhǔn)單模光纖。這一進(jìn)展大大提升了長(zhǎng)距離通信的穩(wěn)定性和性能，尤其在超長(zhǎng)距離、大帶寬的通信需求中具有廣泛的應(yīng)用前景。

這些先進(jìn)光技術(shù)不僅推動(dòng)了光互聯(lián)向更高性能演進(jìn)，也為實(shí)現(xiàn)下一代超高速、低時(shí)延網(wǎng)絡(luò)提供了關(guān)鍵支撐。

面對(duì)高速光互聯(lián)加速演進(jìn)，凌云光圍繞光模塊測(cè)試與光電芯片設(shè)計(jì)封裝，構(gòu)建了一套覆蓋測(cè)試驗(yàn)證與先進(jìn)封裝的完整解決方案，賦能智算中心、超算互聯(lián)與新型數(shù)據(jù)中心建設(shè)。

在高速光模塊產(chǎn)線測(cè)試方面：凌云光推出面向800G/1.6T IMDD模塊的自動(dòng)化測(cè)試方案，兼容SR8、DR4等多種封裝與協(xié)議，集成誤碼率（BER）、接收靈敏度、光譜、眼圖、OTN/Ethernet誤幀等關(guān)鍵指標(biāo)分析。系統(tǒng)支持最多8通道并行測(cè)試、模塊化擴(kuò)展，配套參考模塊與誤碼儀、示波器等設(shè)備，實(shí)現(xiàn)高速光模塊的高效分選與穩(wěn)定交付。

在光電子集成芯片測(cè)試方面：凌云光構(gòu)建了從研發(fā)驗(yàn)證到量產(chǎn)的高精度測(cè)試體系。以EXFO PILOT自動(dòng)化平臺(tái)為核心，結(jié)合OPAL探針臺(tái)、T500/T200掃頻光源及光譜分析系統(tǒng)，實(shí)現(xiàn)對(duì)IL/RL/PDL、O波段光譜、掃頻響應(yīng)等參數(shù)的精準(zhǔn)測(cè)試，具備皮米級(jí)分辨率、雙向高速掃描與高通道并發(fā)能力，適用于硅光/InP等多平臺(tái)芯片的全波段分析。

在光電子集成芯片封裝方面：凌云光重點(diǎn)布局PWB（光子引線鍵合）與TGV（玻璃通孔）兩大核心技術(shù)，支撐從芯片間互聯(lián)到系統(tǒng)級(jí)封裝的高密度光電集成需求。

PWB技術(shù)：采用雙光子聚合3D激光直寫技術(shù)，無需透鏡與高精主動(dòng)對(duì)準(zhǔn)，實(shí)現(xiàn)芯片間亞微米級(jí)低損耦合（插損低至2dB），已通過Telcordia驗(yàn)證，并在哈佛大學(xué)、住友電工等項(xiàng)目中落地應(yīng)用。

TGV技術(shù)：通過飛秒激光誘導(dǎo)改性+濕法腐蝕工藝，打造10μm級(jí)高縱深比低應(yīng)力通孔結(jié)構(gòu)，適配大尺寸玻璃基板封裝，廣泛適用于光纖陣列耦合、Bump引出、封裝電通孔等場(chǎng)景，顯著提升封裝密度與可靠性。

當(dāng)前，光互聯(lián)正邁入“模塊形態(tài)演進(jìn)、封裝集成升級(jí)、網(wǎng)絡(luò)架構(gòu)重構(gòu)”三線并進(jìn)的新階段。凌云光以其在高速光模塊測(cè)試、集成芯片驗(yàn)證與先進(jìn)封裝領(lǐng)域的深厚布局，積極參與并引領(lǐng)這一技術(shù)浪潮。未來，隨著CPO、OIO、全光交換等前沿方案加速落地，光互聯(lián)將持續(xù)突破帶寬與能效瓶頸，成為AIGC時(shí)代智算中心高效運(yùn)行的核心底座。